
OpenAI Jalapeño推理芯片发布:性能超越英伟达Blackwell,自研ASIC重塑算力格局
OpenAI在Hot Chips大会上正式公开了其秘密研发两年的自研推理芯片“Jalapeño”。该芯片由OpenAI与博通(Broadcom)合作开发,从团队组建到流片仅耗时16个月,展现了极高的研发效率。Jalapeño采用先进的HBM4内存技术,定位为通用型AI推理芯片。根据InferenceX基准测试显示,该芯片在总拥有成本(TCO)和每兆瓦吞吐量等关键指标上,不仅超越了英伟达的Blackwell和Rubin架构,也领先于AMD和谷歌的同类产品。
核心要点
- 极速研发周期:OpenAI仅用约16个月时间便完成了从团队组建到芯片流片(Tape-out)的全过程,远快于传统ASIC开发周期。
- 顶级硬件规格:Jalapeño芯片集成了HBM4内存技术,在带宽和性能上具备显著优势。
- 通用推理定位:尽管是自研芯片,但Jalapeño并非仅针对OpenAI模型优化,而是一款在多种开源模型上表现优异的通用AI推理芯片。
- 性能全面超越:在第三方测试中,Jalapeño的TCO(总拥有成本)和能效比(每兆瓦吞吐量)均优于英伟达Blackwell、Rubin以及AMD和谷歌的芯片。
- 软硬件协同设计:通过极致的软硬件协同优化,OpenAI打破了“第一代芯片不具竞争力”的行业惯例。
详细分析
16个月的研发奇迹与AI辅助设计
OpenAI的Jalapeño芯片项目始于2024年中期。在半导体行业,开发一款尖端的ASIC(专用集成电路)通常需要数年时间,但OpenAI从最初的团队招聘到最终的制造流片仅用了大约16个月。这一极速周期的实现,很大程度上归功于OpenAI对AI技术的应用。原文指出,关于“利用AI加速芯片设计”的说法在Jalapeño的研发过程中得到了证实。这种高效的开发模式不仅体现了OpenAI团队的执行力,也展示了AI在复杂硬件工程中的巨大潜力。通过与博通(Broadcom)的深度合作,OpenAI成功地从零开始构建了这款专为大语言模型(LLM)推理设计的芯片。
通用性架构与HBM4技术的应用
市场此前普遍猜测OpenAI的自研芯片会过度针对其自有模型(如GPT系列)进行特殊优化,但事实并非如此。Jalapeño被设计为一款通用的AI推理芯片,旨在各种推理场景下都能提供卓越性能。在InferenceX套件的基准测试中,它在处理多种顶级开源模型时均表现出色。硬件规格上,Jalapeño因采用HBM4内存而脱颖而出,这为其提供了处理大规模模型所需的极高内存带宽。OpenAI并没有选择在推理的某个特定环节进行过度专业化,而是通过务实的架构决策,确保芯片在所有主流推理任务中都能保持行业领先地位。
挑战英伟达:TCO与能效比的突破
在AI基础设施领域,性能不仅仅取决于计算速度,更取决于成本效率和能源消耗。Jalapeño在Hot Chips大会上展示的数据极具震撼力:其在总拥有成本(TCO)和每兆瓦吞吐量(Throughput per MW)方面均优于英伟达最新的Blackwell架构,甚至超过了尚未大规模普及的Rubin架构。这意味着在同等电力消耗和投资规模下,Jalapeño能够提供更强大的推理能力。这种优势源于OpenAI极致的软硬件协同设计(Hardware-Software Codesign),使得硬件能够以最高效率运行特定的AI算法负载,从而在首代产品上就实现了对英伟达、AMD和谷歌等资深芯片厂商的超越。
行业影响
Jalapeño的成功发布标志着AI算力市场进入了一个新阶段。首先,它证明了顶级AI实验室通过“垂直整合”策略——即同时掌控算法模型与底层硬件——可以获得巨大的竞争优势。OpenAI不再完全依赖英伟达的供应,这不仅能降低其运营成本,还能在硬件层面实现更灵活的功能定制。其次,Jalapeño在能效比上的突破,为解决AI数据中心日益严峻的能耗问题提供了新的思路。最后,这款通用推理芯片的出现,将迫使传统芯片巨头加快创新节奏,以应对来自下游客户自研芯片的直接竞争。
常见问题
问题 1:OpenAI Jalapeño芯片是专门为GPT模型设计的吗?
不是。虽然由OpenAI设计,但Jalapeño是一款通用的AI推理芯片。测试显示它在多种顶级开源模型上均有出色表现,并非仅局限于OpenAI的自有模型。
问题 2:Jalapeño在性能上真的比英伟达Blackwell更强吗?
根据SemiAnalysis使用InferenceX套件的测试结果,Jalapeño在总拥有成本(TCO)和每兆瓦吞吐量等关键能效指标上确实优于英伟达的Blackwell和Rubin芯片。
问题 3:这款芯片是谁负责制造或合作开发的?
该芯片是OpenAI与博通(Broadcom)合作开发的,研发工作始于2024年中期,采用了从零开始的ASIC设计路径。


