斯坦福大学发布1960-2026年存储价格历史数据:揭示AI算力成本演变
斯坦福大学DAM实验室发布了从1960年至2026年的存储价格交互式数据集,涵盖DRAM、NAND闪存及HBM。该研究记录了从早期磁芯存储到DDR5的演进,并重点分析了Nvidia、AMD、Google TPU等AI加速器的成本构成。数据显示,HBM已成为AI硬件成本的关键,且HBM4预计将于2026年第三季度发布。该数据集为理解半导体存储行业的长期价格走势提供了重要参考。
核心要点
- 跨度超60年的历史数据:涵盖从1960年到2026年的存储价格走势,包括DRAM、NAND闪存和HBM。
- AI加速器成本拆解:基于Epoch AI模型,详细分析了Nvidia、AMD、Google (TPU) 和 Amazon (Trainium) 加速器的硬件成本构成。
- HBM代际演进:追踪从HBM2e到HBM4的价格变化,并引入了每单位带宽成本($/TBps)的衡量维度。
- 未来预测:明确指出HBM4预计将于2026年第三季度发布,目前数据基于行业分析师的估算。
详细分析
存储技术的代际更替与价格走势
该数据集详细记录了DRAM从Pre-DDR(SDRAM/磁芯)到DDR5的演进过程。通过对数刻度展示的每GB成本($/GB)显示,存储价格在过去几十年中经历了剧烈的下降。DRAM的代际划分主要依据产品描述推断,虽然早期数据点为近似值,但清晰地勾勒出了半导体存储技术的进步如何推动单位成本的持续降低。与此同时,NAND闪存自2016年以来的价格数据主要参考了消费级NVMe的最低零售价,展示了其在海量存储市场的竞争力。
AI加速器的硬件成本构成模型
研究引用了Epoch AI的建模估计,对四大AI加速器设计商(Nvidia、AMD、Google、Amazon)的季度成本进行了堆叠分析。成本构成被细分为HBM(高带宽内存)、逻辑芯片(Logic die)、封装(CoWoS)以及辅助组件。这一分析揭示了在高性能计算领域,存储组件(尤其是HBM)在总成本中所占的比例正在发生显著变化。这种生产规模加权平均值的估算,为行业观察AI算力成本提供了微观视角。
HBM市场的特殊性与带宽成本
与DRAM和NAND不同,HBM主要通过机密合同销售给加速器制造商,不存在公开的现货市场。因此,数据集中的HBM价格来源于TrendForce和SemiAnalysis等行业分析机构的估算。除了传统的每GB成本外,研究还引入了$/TBps(每单位内存带宽成本)指标。随着HBM4预计在2026年Q3推出,带宽效率将成为衡量AI硬件性价比的关键指标。
行业影响
该数据集的发布为AI行业提供了极具价值的透明度。首先,它帮助开发者和企业量化了AI算力的底层硬件成本,尤其是在HBM供应紧张的背景下。其次,通过对比不同厂商(如Nvidia与Google TPU)的成本结构,行业可以更清晰地看到自研芯片与通用GPU在经济效益上的差异。最后,对2026年HBM4的预测为下一代AI基础设施的规划提供了数据支撑。
常见问题
问题 1:该数据集的价格来源是什么?
DRAM历史数据主要采用McCallum数据集,并结合Keepa提供的亚马逊零售价格进行扩展;NAND数据基于消费级NVMe的最低零售价;而HBM数据则基于TrendForce和SemiAnalysis的行业分析师估算模型。
问题 2:HBM4预计何时发布?
根据数据集中的预测信息,HBM4预计将在2026年第三季度(Q3 2026)正式发布。
问题 3:为什么HBM的价格数据被称为“估算值”?
因为HBM并不在公开的现货市场上交易,而是由存储厂商与加速器制造商通过机密合同进行销售,因此缺乏公开的交易价格,只能依靠行业专家的模型进行估算。


